PATENT ABSTRACTS OF JAPAN

(11) Publication number:

06-194689

(43) Date of publication of application: 15.07.1994

(51)Int.Cl.

GO2F 1/136 GO2F 1/1343 H01L 29/784

(21)Application number: 05-241733

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

28.09.1993

(72)Inventor: MIYASAKA MITSUTOSHI

(30)Priority

Priority number: 04294735

Priority date: 04.11.1992


Priority country: JP


(54) ACTIVE MATRIX SUBSTRATE AND ITS PRODUCTION

(57)Abstract:

PURPOSE: To provide the active matrix substrate of a simple structure using thin-film transistors(TFTs) having good characteristics as switching elements by providing source lines consisting of metal on the lowermost layer and thinly forming semiconductor lavers.

CONSTITUTION: There are the semiconductor layers consisting of channel regions 101, source regions 102 and drain regions 103 on the lowermost layer on an insulating substrate. Pixel electrode take-out pads 105 consisting of the same metal as the metal of the data lines 104 are provided on the same layer. A part of the source regions 102 cover a part of the data lines 104 and a part of the drain regions 103 covers a





part of the pixel electrode take-out pads 105 consisting of the metal. There are gate insulating films 106 to cover these semiconductor layers, metallic data lines 104 and metallic pixel electrode take- out pads 105. There are gate electrodes and lines 108 on the gate insulating films 106. Contact holes 107 are bored on metallic pads 105 in the gate insulating films 106 and pixel electrodes 109 are formed on the gate insulating films 106 via the contact holes 107.

LEGAL STATUS

[Date of request for examination]

07.02.2000

[Date of sending the examiner's decision 30.07.2002

of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

3615556

12.11.2004

2002-016612

29.08.2002

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-194689

(43)公開日 平成6年(1994)7月15日

(51) Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
G 0 2 F	1/136	500	9018-2K		
	1/1343		8707-2K		
H01L	29/784				
			9056 - 4M	H01L 29/78	311 A
				农	未請求 請求項の数17(全 16 頁)

(21)出願番号	特願平5-241733	(71)出願人	000002369
			セイコーエブソン株式会社
(22)出願日	平成5年(1993)9月28日		東京都新宿区西新宿2丁目4番1号
		(72)発明者	宮坂 光敏
(31)優先権主張番号	特願平4-294735		長野県諏訪市大和3丁目3番5号 セイコ
(32)優先日	平4(1992)11月4日		ーエプソン株式会社内
(33)優先権主張国	日本(JP)	(74)代理人	弁理士 鈴木 喜三郎 (外1名)


(54) 【発明の名称】 アクティブマトリックス基板とその製造方法


(57)【要約】

【目的】 良好な特性を有するアクティブマトリックス 基板とその簡便な製造方法を提供する事。

【構成】 金属に依るソース線が最下層に有る。

【効果】 簡単な製造工程で欠陥の少ない優良なアクテ ィブマトリックス基板を製造出来る。





【特許請求の範囲】

【請求項1】 少なくとも絶縁層上に形成された薄膜ト ランジスタを画素用スイッチング素子としているアクテ ィプマトリックス基板に於いて、

該絶縁層上に金属材料に依るデータ線と同一金属材料に 依る画素電極取り出しパッドと、画素用薄膜トランジス タの半導体層の一部とが形成されており、該データ線の 一部と該画素電極取り出しパッドの一部を画素用薄膜ト ランジスタのソース領域の一部及びドレイン領域の一部 がそれぞれ被覆しており、画素電極と該画素電極取り出 10 しパッドとが電気的に導通が取れている事を特徴とする アクティブマトリックス基板。

【請求項2】 画案用薄膜トランジスタの半導体層が多 結晶シリコンより構成されている事を特徴とする請求項 1記載のアクティブマトリックス基板。

【請求項3】 画素用薄膜トランジスタのゲート電極と 画素電極が同一材料で、同一層上に形成されている事を 特徴とする請求項1記載のアクティブマトリックス基

【請求項4】 画素用薄膜トランジスタの半導体層が多 20 結晶シリコンより構成されている事を特徴とする請求項 3記載のアクティブマトリックス基板。

【請求項5】 少なくとも絶縁性基板上に形成された薄 膜トランジスタを画素用スイッチング素子としているア クティブマトリックス基板の製造方法に於いて、

金属膜を堆積した後、パターニング加工に依りデータ線 と画素電極取り出しパッドを形成する第一の工程と、

半導体膜を堆積した後、画素用薄膜トランジスタの半導 体層の両端が該データ線の一部と該画素電極取り出しパ ッドの一部を被覆して画素用薄膜トランジスタの半導体 30 とするアクティブマトリックス基板。 層を構成する様に該半導体膜をパターニング加工する第 二の工程を含む事を特徴とするアクティブマトリックス 基板の製造方法。

【請求項6】 少なくとも絶縁層上に形成された薄膜ト ランジスタを画素用スイッチング素子としているアクテ ィブマトリックス基板に於いて、

電気伝導物質より成るデータ線と該薄膜トランジスタの 能動層半導体膜が第一絶縁層上に形成されており、且つ 電気伝導物質より成るゲート線と該薄膜トランジスタの ゲート電極が第二絶縁層上に形成されており、且つ画素 40 電極が第三絶縁層上に形成されている事を特徴とするア クティブマトリックス基板。

【請求項7】 データ線を構成する電気伝導物質及びゲ ート線を構成する電気伝導物質の両者が遮光性物質で有 り、且つ画素電極の縁辺部が第二絶縁層と第三絶縁層な いしは第三絶縁層を介してデータ線ないしはゲート線と **重なっている事を特徴とする請求項6記載のアクティブ** マトリックス基板。

【請求項8】 少なくとも絶縁性基板上に形成された薄

クティブマトリックス基板の製造方法に於いて、

電気伝導物質を堆積した後、パターニング加工に依りデ ータ線を形成する第一の工程と、

半導体膜を堆積した後、薄膜トランジスタの一端が該デ ータ線の一部を被覆して該薄膜トランジスタの能動層を 構成する様に該半導体膜をパターニング加工する第二の 工程と、

ゲート絶縁層を堆積する第三の工程と、

該ゲート絶縁層上に電気伝導物質を堆積した後パターニ ング加工に依り該薄膜トランジスタのゲート電極並びに ゲート線を形成する第四の工程と、

層間絶縁層を堆積する第五の工程と、

該薄膜トランジスタのドレイン領域の一部ないしは該ド レイン領域と電気的に導通状態に有る領域の一部が裸出 する様に該ゲート絶縁層及び該層間絶縁層にコンタクト ・ホールを開孔する第六の工程と、

該層間絶縁層上に画素電極を形成する第七の工程を含む 事を特徴とするアクティブマトリックス基板の製造方

【請求項9】 少なくとも絶縁層上に形成された薄膜ト ランジスタを画案用スイッチング素子としているアクテ ィプマトリックス基板に於いて、

電気伝導物質より成るデータ線と薄膜トランジスタの能 動層半導体膜と該データ線と同物質より成る保持容量用 下部電極が第一絶縁層上に形成されており、且つ電気伝 導物質より成るゲート線と薄膜トランジスタのゲート電 極が第二絶縁層上に形成されており、該ゲート線は次行 の画素の保持容量用上部電極を兼ね、画素電極と該保持 容量用下部電極とが電気的に導通が取れている事を特徴

【請求項10】 画素電極が第三絶縁層上に形成されて いる事を特徴とする請求項9記載のアクティブマトリッ クス基板。

【請求項11】 データ線を構成する電気伝導物質及び ゲート線を構成する電気伝導物質の両者が遮光性物質で 有り、且つ画素電極の縁辺部が第二絶縁層と第三絶縁層 ないしは第三絶縁層を介してデータ線ないしはゲート線 と重なっている事を特徴とする請求項10記載のアクテ ィブマトリックス基板。

【請求項12】 少なくとも絶縁性基板上に形成された 薄膜トランジスタを画素用スイッチング素子としている アクティブマトリックス基板の製造方法に於いて、

電気伝導物質を堆積した後、パターニング加工に依りデ 一夕線と保持容量用下部電極を形成する第一の工程と、

半導体膜を堆積した後、薄膜トランジスタの一端が該デ ータ線の一部を被覆して該薄膜トランジスタの能動層を 構成する様に該半導体膜をパターニング加工する第二の 工程と、

ゲート絶縁層を堆積する第三の工程と、

膜トランジスタを画素用スイッチング素子としているア 50 該ゲート絶縁層上に電気伝導物質を堆積した後、パター

ニング加工に依り該薄膜トランジスタのゲート電極並び に次行の画素の保持容量用上部電極を兼ねる様にゲート 線を形成する第四の工程を含む事を特徴とするアクティ プマトリックス基板の製造方法。

【請求項13】 少なくとも絶縁性基板上に形成された 薄膜トランジスタを画素用スイッチング素子としている アクティブマトリックス基板の製造方法に於いて、

電気伝導物質を堆積した後、パターニング加工に依りデ 一夕線と保持容量用下部電極を形成する第一の工程と、 半導体膜を堆積した後、薄膜トランジスタの一端が該デ 10 ス基板の製造方法。 ータ線の一部を被覆して該薄膜トランジスタの能動層を 構成する様に該半導体膜をパターニング加工する第二の 工程と、

ゲート絶縁層を堆積する第三の工程と、

該ゲート絶縁層上に電気伝導物質を堆積した後パターニ ング加工に依り該薄膜トランジスタのゲート電極並びに 次行の画素の保持容量用上部電極を兼ねる様にゲート線 を形成する第四の工程と、

層間絶縁層を堆積する第五の工程と、

該薄膜トランジスタのドレイン領域の一部ないしは該ド 20 レイン領域と電気的に導通状態に有る領域の一部、及び 該保持容量用下部電極の一部が裸出する様に該ゲート絶 縁層及び該層間絶縁層にコンタクト・ホールを開孔する 第六の工程と、

該層間絶縁層上に画素電極を形成する第七の工程を含む 事を特徴とするアクティブマトリックス基板の製造方 法。

【請求項14】 少なくとも絶縁層上に形成された薄膜 トランジスタを画素用スイッチング素子としているアク ティブマトリックス基板に於いて、

該絶縁層上に金属材料に依るデータ線と該薄膜トランジ スタの半導体層の一部とが形成されており、該データ線 の一部を該薄膜トランジスタのソース領域の一部が被覆 しており、該データ線で該ソース領域の一部に依り被覆 されて居らず且つ他との電気的導通を取る事を目的とし た部所を除く部位が該金属材料の酸化物で被覆されてい る事を特徴とするアクティブマトリックス基板。

【請求項15】 少なくとも絶縁性基板上に形成された 薄膜トランジスタを画素用スイッチング素子としている アクティブマトリックス基板の製造方法に於いて、

金属膜を堆積した後、パターニング加工に依りデータ線 を形成する第一の工程と、

半導体膜を堆積した後、薄膜トランジスタの半導体層の 一端が該データ線の一部を被覆して該薄膜トランジスタ の半導体層を構成する様に該半導体膜をパターニング加 工する第二の工程と、

該データ線の表層部を酸化する第三の工程を含む事を特 徴とするアクティブマトリックス基板の製造方法。

【請求項16】 少なくとも絶縁性基板上に形成された

アクティブマトリックス基板の製造方法に於いて、

金属膜を堆積した後、パターニング加工に依りデータ線 を形成する第一の工程と、

非晶質半導体膜を堆積した後、薄膜トランジスタの半導 体層の一端が該データ線の一部を被覆して該薄膜トラン ジスタの半導体層を構成する様に該非晶質半導体膜をパ ターニング加工する第二の工程と、

上記工程を経た基板を酸化性雰囲気下にて熱処理を施す 第三の工程を含む事を特徴とするアクティブマトリック

【請求項17】 データ線の表層部の酸化を陽極酸化法 にて行う事を特徴とする請求項15記載のアクティプマ トリックス基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜トランジスタ(以後 TFTと略記)を画素用スイッチング素子としているア クティブマトリックス基板(以後AM基板と略記)とそ の製造方法に関する。

[0002]

30

【従来の技術】図3及び図4は従来技術に依るAM基板 を説明した図で有る。

【0003】図3に示すAM基板はコプレナー型TFT を画素用スイッチング素子として用いている。図3-a はその平面図で有り、図3-bはB-B'に於ける断面 図で有る。このAM基板では絶縁性基板上の最下層にチ ャンネル領域301、ソース領域302、ドレイン領域 303より成るTFTの半導体層が有り、これを覆う様 にゲート絶縁膜304が有る。更にその上にゲート電極 ・線305が乗り、層間絶縁膜306がゲート電極・線 305とゲート絶縁膜304を被覆している。ゲート絶 縁膜304と層間絶縁膜306を通じて開穴されたコン タクト・ホール307を介して画素電極308はドレイ ン領域303と電気的導通が取られ、又データ線309 はソース領域302と電気的導通が取られている。通常 は画素電極308材料とデータ線309材料は異なって いるので、この構造のAM基板を作成するには少なくと も6回の成膜過程に5回のフォトリソグラフィー加工工 程が必要で、各画素に対して2個のコンタクト・ホール 40 が存在している。

【0004】図4に示すAM基板はスタガート構造TF Tを画素用スイッチング素子として用いている。図4aはその平面図で有り、図4-bはC-C'に於ける断 面図で有る。このAM基板では絶縁性基板上の最下層に チャンネル領域401、ソース領域402、ドレイン領 域403が有り、更にこれら半導体層よりも膜厚の厚い ソース・パッド404及びドレイン・パッド405が同 様に半導体物質に依って最下層に設けられている。ソー ス領域402の一部はソース・パッド404の一部を被 |薄膜トランジスタを画素用スイッチング素子としている | 50 | り、ドレイン領域403の一部はドレインパッド405

の一部を覆っている。通常ソース領域402及びドレイ ン領域403とソース・パッド404及びドレイン・パ ッド405は同質材料で作成され、これらの間の電気的 性質は同一で有る。これら半導体層を覆う様にゲート絶 縁膜406が有り、更にその上にゲート電極・線407 が乗り、層間絶縁膜408がゲート電極・線407とゲ ート絶縁膜406を被覆している。ゲート絶縁膜406 と層間絶縁膜408を通じて閉穴されたコンタクト・ホ ール409を介して画素電極410はドレイン・パッド ス・パッド404と電気的導通が取られている。通常は 画素電極410材料とデータ線411材料は異なってい るので、この構造のAM基板を作成するには少なくとも 7回の成膜過程に6回のフォトリソグラフィー加工工程 が必要で、各画素に対して2個のコンタクト・ホールが 存在している。

【0005】図8及び図9は又、別の従来技術によるA M基板とその製造方法を説明した図で有る。

【0006】図8及び図9に示すAM基板はコプレナー 型TFTを画素用スイッチング素子として用い、ドナー 20 又はアクセプターとなる不純物を含んだ多結晶シリコン 膜と前行のゲート線にて保持容量を作っている。(Ja pan Display '92 P. 451, Hir oshima Japan 1992) 図8-aはその 平面図で有り、図8-bはB-B'に於ける断面図で、 その製造工程が図9に描かれている。このAM基板では 絶縁性基板上の最下層上チャンネル領域301, ソース 領域302, ドレイン領域303より成るTFTの半導 体層とドナー又はアクセプターとなる不純物を含んだ多 結晶シリコンに依る保持容量用下部電極811が有る。 これらを覆う様にゲート絶縁膜304が有る。更にその 上にゲート電極・線305と保持容量用上電極を兼ねる 前行のゲート線813が乗り、これらを覆う層間絶縁膜 306が設けられている。ゲート絶縁膜304及び層間 絶縁膜306を通じて開穴されたコンタクト・ホール3 07を介して画素電極308はドレイン領域303と電 気的導通が取られ、又データ線309はソース領域30 2と電気的導通が取られている。又、別のコンタクト・ ホール812を介して画素質極308は保持容量用下部 電極811と電気的導通が取られている。

【0007】この構造を有するAM基板の製造方法を図 9に従って説明する。まず絶縁性基板上に多結晶シリコ ン膜を堆積し、フォトリソグラフィー加工に依りシリコ ン膜のパターニングを行い、その後ゲート絶縁膜304 を堆積する(図9-a)。次に保持容量用下部電極と化 す部位を除いたその他の領域を被覆する様にフォト・レ ジスト901を形成し、これをマスクとして不純物イオ ン902を注入し、保持容量用下部電極811を形成す る(図9-b)。更にゲート電極・線305及び813

で作成した後、ゲート電極をマスクとして不純物イオン 注入を行う事でTFTのチャンネル領域301、ソース 領域302、ドレイン領域303が形成される(図9c)。その後層間絶縁膜306をAPCVD法等で堆積 し、コンタクト・ホール307及び812を開孔し(図 9-d)、最後にITO等から成る画素電極308とA 1等から成るデータ線309の形成に依りAM基板は完 成する(図9-e)。通常は画素電極308材料とデー 夕線309材料は異なっているので、この構造のAM基 405と電気的導通が取られ、又データ線411はソー 10 板を作成するには少なくとも6回の成膜過程に6回のフ ォトリソグラフィー加工工程が必要で、各画素に対して 3個のコンタクト・ホールが存在している。又、データ 線とゲート線の交差部は層間絶縁膜が単層で絶縁を保っ ており、画素電極308とデータ線309は同層上に存 在している。

[0008]

【発明が解決しようとする課題】しかしながら先に述べ た従来の方法に於いては以下の如き問題が指摘されてい

【0009】一般にTFT特性はチャンネル領域の膜厚 を薄くすればする程良くなる。所が図3のAM基板構造 ではチャンネル領域301の膜厚を薄くすると自動的に ソース・ドレイン領域の膜厚も薄くなってしまう。ソー ス・ドレイン領域の膜厚が薄いとコンタクト不良が生 じ、沢山有るTFTの内幾つかはデータ線とソース領域 間、或いは画素電極とドレイン領域の電気的導通が取れ ずに欠陥が生ずる。又おびただしきはコンタクト・ホー ル開穴時にコンタクト・ホール下のソース領域又はドレ イン領域が剥がれて基板より離脱してしまい、やはりス 30 イッチ素子として機能し得ない。従って図3の基板構造 ではチャンネル領域を薄膜化し得ず、特性の良いTFT をスイッチング素子として使用出来ない。

【0010】一方、図4に示すAM基板構造だと厚いソ ース・パッドとドレイン・パッドが存在する為、薄いチ ャンネル部の使用が可能となり、上述の問題はない。し かしながらこのAM基板を作成する為には7回の成膜工 程と6回のフォト・リソグラフィー工程が必要で複雑冗 長な工程となり歩留まりの低下や製品価格の高騰を招く と言った問題が有る。更に図3又は図4に示すAM基板 40 で有ると各画素に二個のコンタクト・ホールが存在し、 微細な画素を作成できないとの問題点も有る。

【0011】又、画素エリアの開口率を上げる目的で容 量線を省き、保持容量を前行のゲート線と下部電極にて 作る図8の構造のAM基板を作成するには6回の成膜工 程と6回のフォト・リソグラフィー工程が必要で、やは り複雑冗長な工程と化し歩留まりの低下や製品価格の高 騰を招くとの問題が有る。この構造のAM基板では各画 素に三個のコンタクト・ホールが存在する。コンタクト ・ホールの大きさを 4μ m、両側の合わせ余裕を各 3μ をドナー又はアクセプター不純物を含んだシリコン膜等 50 mとするとコンタクト・ホールを形成する為のパッド領

域の面積は一個のコンタクト・ホールに対して10μm \times 10 μ m=100 μ m²となり、三個のコンタクト・ ホールに依り300μm²の領域が占有されてしまう。 高精細液晶表示装置では画素ピッチは縮小する傾向に有 り、そのサイズは現在およそ30 μ m×40 μ m=12 0 0 μm² 程度で有るから三個のコンタクト・ホールで 全体の25%をも占めてしまう。高精細化を更に推進 し、例えば画素ピッチの20 μ m×30 μ m=600 μ m²を実現しようとしても上記三個のコンタクト・ホー ルの存在それだけで50%の面積が失われてしまい、事 10 実上これ以上の高精細化は出来ないとの課題が有る。即 ち、コンタクト・ホール数の削減が強く求められてい る。更に図3、図4、図8等に示す従来技術のAM基板 ではデータ線の配線と画素電極が同層に有る為、画素電 極を大きくし得ないとの問題点が有る。加えてこれら従 来技術のAM基板を用いて液晶表示装置を作る場合、液 晶を挟んで対向する基板上には隣接画素の光漏れを防ぐ 為のプラック・ストライプを設ける必要が有り、このプ ラック・ストライプが各画素電極の縁辺部を完全に覆う 様に二つの基板の位置を合わせねばならない。二枚の基 20 板間距離は通常数μm有り、合わせ余裕を考慮するとプ ラック・ストライプの幅を太くせざるを得ず、その結果 出来上がった液晶表示装置の画素開口部はAM基板上の 画素電極よりも著しく小さくなるとの問題点が有る。

【0012】本発明は上記の事情に鑑みてなされた物 で、その目的とする所は半導体層を薄くし得て特性の良 いTFTをスイッチング素子としている簡単な構造のA M基板とその容易な製造方法を提供する事に有る。

【0013】又、本発明はコンタクト・ホール数を削減 その容易な製造方法を提供する事に有る。

[0014]

【課題を解決する為の手段】本発明は少なくとも絶縁層 上に形成された薄膜トランジスタを画素用スイッチング 素子としているアクティブマトリックス基板に於いて、 該絶縁層上に金属材料に依るデータ線と同一金属材料に 依る画素電極取り出しパッドと、画素用薄膜トランジス タの半導体層の一部とが同一層に形成されており、該デ 一夕線の一部と該画素電極取り出しパッドの一部を画素 用薄膜トランジスタのソース領域の一部及びドレイン領 40 域の一部がそれぞれ被覆しており、画素電極と該画素電 極取り出しパッドとが電気的に導通が取れている事を特 徴とする。

【0015】又本発明は、少なくとも絶縁性基板上に形 成された薄膜トランジスタを画素用スイッチング素子と しているアクティブマトリックス基板の製造方法に於い て、金属膜を堆積した後、パターニング加工に依りデー 夕線と画素電極取り出しパッドを形成する第一の工程 と、半導体膜を堆積した後、画素用薄膜トランジスタの

しパッドの一部を被覆して画案用薄膜トランジスタの半 導体層を構成する様に該半導体膜をパターニング加工す る第二の工程を含む事を特徴とする。

8

【0016】又本発明は、少なくとも絶縁層上に形成さ れた薄膜トランジスタを画素用スイッチング素子として いるアクティブマトリックス基板に於いて、電気伝導物 質より成るデータ線と該薄膜トランジスタの能動層半導 体膜が第一絶縁層上に形成されており、且つ電気伝導物 質より成るゲート線と該薄膜トランジスタのゲート電極 が第二絶縁層上に形成されており、且つ画素電極が第三 絶縁層上に形成されている事を特徴とする。

【0017】又本発明は、少なくとも絶縁性基板上に形 成された薄膜トランジスタを画素用スイッチング素子と しているアクティブマトリックス基板の製造方法に於い て、電気伝導物質を堆積した後、パターニング加工に依 りデータ線を形成する第一の工程と、半導体膜を堆積し た後、薄膜トランジスタの一端が該データ線の一部を被 覆して該薄膜トランジスタの能動層を構成する様に該半 導体膜をパターニング加工する第二の工程と、ゲート絶 縁層を堆積する第三の工程と、該ゲート絶縁層上に電気 伝導物質を堆積した後パターニング加工に依り該薄膜ト ランジスタのゲート電極並びにゲート線を形成する第四 の工程と、層間絶縁層を堆積する第五の工程と、該薄膜 トランジスタのドレイン領域の一部ないしは該ドレイン 領域と電気的に導通状態に有る領域の一部が裸出する様 に該ゲート絶縁層及び該層間絶縁層にコンタクト・ホー ルを開孔する第六の工程と、該層間絶縁層上に画素電極 を形成する第七の工程を含む事を特徴とする。

【0018】又本発明は、少なくとも絶縁層上に形成さ して精細化を進めたり、開口率を向上させるAM基板と 30 れた薄膜トランジスタを画素用スイッチング素子として いるアクティブマトリックス基板に於いて、電気伝導物 質より成るデータ線と薄膜トランジスタの能動層半導体 膜と該データ線と同物質より成る保持容量用下部電極が 第一絶縁層上に形成されており、且つ電気伝導物質より 成るゲート線と薄膜トランジスタのゲート電極が第二絶 緑層上に形成されており、該ゲート線は次行の画素の保 持容量用上部電極を兼ね、画素電極と該保持容量用下部 電極とが電気的に導通が取れている事を特徴とする。

【0019】又本発明は、少なくとも絶縁性基板上に形 成された薄膜トランジスタを画素用スイッチング素子と しているアクティブマトリックス基板の製造方法に於い て、電気伝導物質を堆積した後、パターニング加工に依 りデータ線と保持容量用下部電極を形成する第一の工程 と、半導体膜を堆積した後、薄膜トランジスタの一端が 該データ線の一部を被覆して該薄膜トランジスタの能動 層を構成する様に該半導体膜をパターニング加工する第 二の工程と、ゲート絶縁層を堆積する第三の工程と、該 ゲート絶縁層上に電気伝導物質を堆積した後、パターニ ング加工に依り該薄膜トランジスタのゲート電極並びに 半導体層の両端が該データ線の一部と該画素電極取り出 50 次行の画素の保持容量用上部電極を兼ねる様にゲート線

Q

を形成する第四の工程を含む事を特徴とする。

【0020】又本発明は、少なくとも絶縁性基板上に形 成された薄膜トランジスタを画素用スイッチング素子と しているアクティブマトリックス基板の製造方法に於い て、電気伝導物質を堆積した後、パターニング加工に依 りデータ線と保持容量用下部電極を形成する第一の工程 と、半導体膜を堆積した後、薄膜トランジスタの一端が 該データ線の一部を被覆して該薄膜トランジスタの能動 層を構成する様に該半導体膜をパターニング加工する第 二の工程と、ゲート絶縁層を堆積する第三の工程と、該 10 ゲート絶縁層上に電気伝導物質を堆積した後パターニン グ加工に依り該薄膜トランジスタのゲート電極並びに次 行の画素の保持容量用上部電極を兼ねる様にゲート線を 形成する第四の工程と、層間絶縁層を堆積する第五の工 程と、該薄膜トランジスタのドレイン領域の一部ないし は該ドレイン領域と電気的に導通状態に有る領域の一 部、及び該保持容量用下部電極の一部が裸出する様に該 ゲート絶縁層及び該層間絶縁層にコンタクト・ホールを 開孔する第六の工程と、該層問絶縁層上に画素電極を形 成する第七の工程を含む事を特徴とする。

【0021】又本発明は、少なくとも絶縁層上に形成された薄膜トランジスタを画素用スイッチング素子としているアクティブマトリックス基板に於いて、該絶縁層上に金属材料に依るデータ線と該薄膜トランジスタの半導体層の一部とが形成されており、該データ線の一部を該薄膜トランジスタのソース領域の一部が被覆しており、該データ線で該ソース領域の一部に依り被覆されて居らず且つ他との電気的導通を取る事を目的とした部所を除く部位が該金属材料の酸化物で被覆されている事を特徴とする。

【0022】又本発明は、少なくとも絶縁性基板上に形成された薄膜トランジスタを画素用スイッチング素子としているアクティブマトリックス基板の製造方法に於いて、金属膜を堆積した後、パターニング加工に依りデータ線を形成する第一の工程と、半導体膜を堆積した後、薄膜トランジスタの半導体層の一端が該データ線の一部を被覆して該薄膜トランジスタの半導体層を構成する様に該半導体膜をパターニング加工する第二の工程と、該データ線の表層部を酸化する第三の工程を含む事を特徴とする。

[0023]

【実施例】

(実施例1)以下本発明の一実施例を図面を用いて詳述するが、本発明が以下の実施例に限定される物ではない。

【0024】図1は本発明に依るAM基板の一例を説明 した図で、図2-a~cは本発明に依るAM基板の製造 工程を断面で示した図で有る。

【0025】図1-aは平面図で図1-bはA-A'に 02及びドレイン領域103を形成する。本実施例1で 於ける断面図で有る。本発明に依るAM基板では絶縁性 50 はn型電界効果トランジスタの作成を目指し、水素希釈

10

基板上の最下層にチャンネル領域101、ソース領域1 02、ドレイン領域103から成る半導体層が有り、同 層上にモリプデン、タングステン、クロム、パナジウ ム、ニオブ、タンタル等の高融点金属に依るデータ線1 04と同じ金属に依る画素電極取り出しパッド105が 設けられている。ソース領域102の一部はデータ線1 04の一部を被い、ドレイン領域103の一部は金属の 画素電極取り出しパッド105の一部を被っている。こ れら半導体層と金属データ線、金属画素電極取り出しパ ッドを覆う様にゲート絶縁膜106が有り、ゲート絶縁 膜上にゲート電極・線108が有る。ゲート絶縁膜には 金属パッド105上にコンタクト・ホール107が開穴 されており、このコンタクト・ホールを介してゲート絶 緑膜上に画素電極109が形成されている。本実施例1 では画素電板とゲート電板が同一材料で同一層上に形成 されているが、この材質は異なっても構わぬし、又別層 上に形成されて居ても構わない。例えばコンタクト・ホ ール開穴時に画素電極領域のゲート絶縁膜も同時に取り 除き、画素電極を半導体層などと同層の最下層に設ける 20 事も可能で有る。

【0026】この本発明に依るAM基板の製造方法を図 2を用いて説明する。まずガラス基板などの絶縁性基板 上に金属膜を蒸着法或いはスパッター法などで堆積す る。本実施例1ではスパッタ法に依り基板温度150℃ にてクロムを2000A堆積した。この他にもモリプデ ンやタングステン等の高融点金属も可能で有る。この時 のクロムのシート抵抗は1・12Ω/□で有った。次に フォト・リソグラフィ工程に依りこの金属膜を加工して データ線104と画素電極取り出しパッド105を形成 30 する。 (図2-a) 続いてLPCVD法等で半導体膜を 形成する。本実施例1ではLPCVD法に依り多結晶シ リコン膜を堆積した。基板温度は555℃で多結晶シリ コン膜堆積時のモノシラン分圧は0.94mtorrで 有った。多結晶シリコン膜の膜厚は280Åで堆積時間 は1時間5分50秒で有った。続いてフォト・リソグラ フィ工程に依り半導体膜を加工し、その後ECR一PE CVD法等でゲート絶縁膜106を形成する。本実施例 1では基板温度100℃で1200ÅにSiO2 膜を堆 積した。(図2-b)次にフォト・リソグラフィ工程に 40 依り画素電極取り出しパッド上にコンタクト・ホール1 07を開穴し、透明電気伝導性膜を形成する。本実施例 1ではスパッター法に依りインジウム・錫酸化物(IT O) を2500A堆積した。この時のシート抵抗は28 Ω/口で有った。その後フォト・リソグラフィ工程に依 りゲート電極・線108と画素電板109を形成した。 次に質量非分離型イオン注入装置に依りドナー又はアク セプターとなる不純物をゲート電極をマスクとして半導 体膜に打ち込み、チャンネル領域101とソース領域1 02及びドレイン領域103を形成する。本実施例1で

されたフォスフィン(PH₃) を90kvの加速電圧で 5×10161/cm² 打ち込んだ。その後窒素雰囲気下 350℃2時間の熱処理で注入イオンを活性化させ、A M基板は完成する(図2-c)。

【0027】このようにして試作したAM基板のTFT はオン電流 (Vds=4v、Vgs=10v L/W= 10μm/10μmのIds) は1.2μA、オフ電流 $(Vds = 4 v, Vgs = 0 v L/W = 1 0 \mu m/1$ $0 \mu m O I d s$) は 0.067 p A と 良好なスイッチング特性を示し、優良なAM基板となった。これは本発明 10 のAM基板構造でチャンネル部の膜厚を十分薄くし得た 事に起因する。又コンタクト不良等の問題も生じ得なか った。更に本発明に依ると各画素毎のコンタクト・ホー ルの数が半減しそれに伴い画素エリアの閉口率が向上 し、コンタクト・ホールに起因する欠陥も半減出来た。 加えて、本発明は4回の成膜工程と4回のフォト・リソ グラフィー工程という簡単製造方法から成っている。

【0028】 (実施例2) 図5は本発明に依るAM基板 の一例を説明した図で、図5-aは平面図で図5-bは 基板では第一絶縁層で有る絶縁性基板上にチャンネル領 域101、ソース領域102、ドレイン領域103から 成る能動層半導体膜が有り、同層上にモリブデン、タン グステン、クロム、バナジウム、ニオブ、タンタル等の 高融点金属に依るデータ線104と同じ金属に依る画素 電極取り出しパッド105が設けられている。ソース領 域102の一部はデータ線104の一部を被い、ドレイ ン領域103の一部は金属の画素電極取り出しパッド1 05の一部を被っている。これら半導体層と金属データ で有るゲート絶縁膜106が有り、この第二絶縁層上に ゲート電極・線108が有る。更にこれらの上には第三 絶縁層で有る層間絶縁膜110が有る。ゲート絶縁膜及 び層間絶縁膜には金属パッド105上にコンタクト・ホ ール107が開穴されており、このコンタクト・ホール を介して第三絶縁層で有る層間絶縁膜上に画素電極10 9が形成されている。本実施例2では第一絶縁層上に画 素電極取り出しパッド105を設けたが、能動層半導体 膜がコンタクト不良等の問題を生じさせぬに十分な厚み を有していれば、この画素電極取り出しパッドを省き、 コンタクト・ホール107を直接ドレイン領域103上 に開口しても良い。これに依り画素電極取り出しパッド がなくなった分だけ画素開口率が向上する。ゲート電極 ・線108としてはアルミニウム、銅、ニッケル、鉄、 クロム、モリプデン、タングステン、タンタル等各種金 属が可能で有る。又、画素電極109としてはインジウ ム錫酸化物(ITO)等の透明導電物質の他、反射型液 晶表示装置に本発明を用いる場合、金属物質で有っても 構わない。本実施例2ではデータ線とゲート線、画素電

12

能な限り大きくし得る。画素電極109の縁辺部はゲー ト線とは層間絶縁膜を介して重なり、又データ線とは層 間絶緑膜及びゲート絶緑膜を介して重なっている。デー タ線とゲート線は本実施例2では金属で有り、共に電気 伝導性遮光物質で有るから、これらの両線は画素電極の 緑辺部と重なる事に依り、ブラック・ストライプとなっ ている。即ち、本実施例2のAM基板を用いると、対向 基板側に太いプラック・ストライプを作成する必要がな くなり、出来上がった液晶表示装置の実質的開口率が大 きく向上するので有る。

【0029】次に本発明に依るAM基板の製造方法を説 明する。まずガラス基板などの絶縁性基板上に金属膜を 蒸着法或いはスパッター法などで堆積する。この金属と しては前述した高融点金属が好ましいが、電気伝導性遮 光物質で有れば金属シリサイド等の非金属も可能で有 る。次にフォト・リソグラフィ工程に依りこの金属膜を 加工してデータ線104と画素電極取り出しパッド10 5を形成する。続いて半導体膜を形成する。半導体膜の 形成には実施例1で述べた様にLPCVD法に依り55 A-A'に於ける断面図で有る。本実施例2に依るAM-20-5℃程度以下の温度で直接多結晶シリコン膜を堆積する 方法の他にも多々可能で有る。例えばモノシラン(Si H₄) やジシラン (S i 2 H₆) を原料として550℃程 度以下の温度で非晶質半導体膜を堆積した後、600℃ 程度以下の炉内で熱処理を施して結晶化させる方法やレ ーザー光やアークランプ光の光を短時間照射して結晶化 させる方法等も有効で有る。又、半導体膜もシリコンに 限られず、シリコン・ゲルマニウム膜等各種半導体膜も 可能で有る。これらの工程はいずれも600℃程度以下 とデータ線等の金属材料の融点に比べて可成低温なので 線、金属画素電極取り出しパッドを覆う様に第二絶縁層 30 データ線等が熱劣下する事は無い。続いてフォト・リソ グラフィ工程に依り半導体膜を加工し、その後ECR一 PECVD法等でゲート絶縁膜106を形成する。

【0030】ECR-PECVD法を用いるとゲート絶 縁膜を100℃程度の温度で形成出来る。この他にもA PCVD法やオゾン(O₃)を用いたCVD法などで3 50℃以下の温度でゲート絶縁膜を形成しても良い。続 いてゲート絶縁膜上にスパッター法などで金属膜を堆積 し、フォト、リソグラフィ工程に依りゲート電極・線を 形成する。スパッター法で金属膜を堆積する場合、基板 温度は300℃以下が好ましい。次に質量非分離型イオ ン注入装置に依りドナー又はアクセプターとなる不純物 をゲート電極をマスクとして半導体膜に打ち込み、チャ ンネル領域101とソース領域102及びドレイン領域 103を形成する。質量非分離型イオン注入装置に依 り、不純物元素の水素化物をイオン注入すると、350 ℃程度以下の低温熱処理にて不純物イオンを活性化出来 る。続いて層間絶縁膜110を350℃程度以下にて各 種CVD法で形成する。その後層間絶縁膜の焼き締めと 注入イオンの活性化を兼ねて窒素雰囲気下350℃程度 極がそれぞれ別層上に形成されている為、画素電極を可 50 以下の温度で1時間から2時間の熱処理を施す。最後に

コンタクト・ホール107を開孔し、ITO等の導電物 質を層間絶縁膜上にスパッター法などで堆積し、フォト ・リソグラフィエ程に依り画素電極109を形成してA M基板は完成する。スパッター法で導電物質を堆積する と基板温度は300℃程度以下に押さえる事が出来る。 本実施例2に依ると、ゲート絶縁膜形成後の工程最高温 度が350℃程度と低く、しかもその時間も数時間程度 で有る。この為データ線やゲート電極・線等の電気伝導 性遮光物質の熱劣下は全く生じない。本実施例2ではA M基板の完成迄に6回の成膜過程と5回のフォト・リソ 10 い。続いて半導体膜を堆積する。本発明のAM基板製造 グラフィ加工工程が必要で、これは図3に示す従来技術 の成膜回数とフォト・リソグラフィ回数と同じで有る。 しかしながら従来データ線配線と画素電極が同層に有っ たのを本発明では別層にする事が出来、これに依り、画 素電極面積を拡大せしめた。のみならず、本発明では画 素電極とデータ線、並びにゲート線を重ねる事が可能 で、対向基板のブラック・ストライプを省略出来るので 有る。又、従来は各画素に2個のコンタクト・ホールが 存在したが、本発明では1個と半減させ、これに依り微 細画素を有する高精細液晶表示装置も実現するので有 20

【0031】(実施例3)図6は本発明によるAM基板 の一例を説明した図で、図7-a~dは本発明に依るA M基板の製造工程を断面で示した図で有る。図6-aは 平面図で図6-bはA-A'に於ける断面図で有る。

【0032】図6及び図7に示すAM基板はコプレナー 型TFTを画素用スイッチング素子として用いており保 持容量を有している。本発明のAM基板では第一絶縁層 で有る絶縁性基板上にチャンネル領域101、ソース領 と、モリブデン、タングステン、クロム、バナジウム、 ニオブ、タンタル等の高融点金属に依るデータ線104 と同金属より成る画素電極取り出しパッド105と、同 金属より成る保持容量用下部電極611が形成されてい る。これらを覆う様にゲート絶縁膜106が有る。ゲー ト絶縁膜は第二絶縁層で有り、この上にゲート電極線1 08と画素電極109と保持容量用上電極を兼ねる前行 のゲート線613が設けられている。画素電極109は ゲート絶縁膜に開孔されたコンタクト・ホール107を 通じて画素電極取り出しパッド105と電気的導通が取 40 られ、別なコンタクト・ホール612を通じて保持容量 用下部電極611と導通が取られている。この構造だと 能動層半導体膜の膜原は膜が膜として存在し得る極限の 数十人まで薄くする事が可能で有る。能動層半導体膜が コンタクト不良等を生じさせぬに十分な程厚ければ、画 素電極取り出しパッドを省いてドレイン領域103に画 素電極109のコンタクトを直接取っても良い。

【0033】この構造を有するAM基板の製造方法を図 7に従って説明する。まず第一絶縁層で有る絶縁性基板 上に金属膜等の電気伝導性物質を蒸着法或いはスパッタ 50 線や画素電極に透明物質を用いると光は殆ど诱過し、こ

14

一法などで堆積する。この金属としては前述した高融点 金属が好ましいが、後の半導体膜形成過程にて被る熱環 境に対して安定で有るならばその他の金属材料や非金属 材料などの電気伝導性物質も可能で有る。次にフォト・ リソグラフィ工程に依りこの電気伝導物質のパターニン グを行い、画素電極取りだしパッド105、データ線1 04、保持容量用下部電極611を形成する(図7a)。尚、画素電極取りだしパッドが不要の場合はこの パターニングで画素電極取りだしパッドを残す必要は無 工程中の最も厳しい熱環境はこの半導体膜堆積工程で有 る為、これを低温化するとデータ線等の電気伝導性物質 の選択種が広がり、又絶縁性基板の大型化や低価格化も 容易となる。半導体膜として多結晶シリコン膜を用いる 場合、LPCVD法で原料ガスとしてモノシランを用 い、堆積温度555℃以下、モノシラン分圧1mtor r以下で直接高品質膜を堆積する方法が有る。又、LP CVD法で原料ガスとしてジシラン(Si2H6)を用 い、堆積温度450℃程度、圧力0.5torr程度で 非晶質シリコン膜を堆積した後、結晶化を進める方法が 有る。非晶質膜の結晶化を進めるには600℃程度の温 度で数時間熱処理を行う方法や、所謂ラピッド・サーマ ル・アニーリング(RTA)と呼ばれる急速熱処理にて 900℃程度に数秒間加熱する方法や、レーザー照射等 が有る。レーザー照射では例えばXeClエキシマレー ザーを50mJ/cm²から500mJ/cm²の強度で 50ns程度の時間照射して、瞬間的にシリコン膜を溶 融させた後結晶化させる方法で有る。この方法だと加熱 時間が窮めて短い為、絶縁性基板やデータ線等の電気伝 域102、ドレイン領域103より成る能動層半導体膜 30 導性物質は殆ど熱劣化を受けない。又、半導体膜として シリコン・ゲルマニウムを用いると多結晶をより低温で 得る事が出来る。この他、スパッター法で非晶質半導体 膜を堆積した後上記の各手法にて結晶化を進める方法も 有効で有る。この様にして半導体膜が形成された後、フ ォト・リソグラフィエ程に依り半導体膜を加工する(図 7-b)。その後ECR-PECVD法、オゾンTEO S (Si-(CH₃-CH₂-O)₄) 法等でゲート絶縁 膜106を形成し、フォト・リソグラフィ法にてコンタ クト・ホール107及び612を開孔する(図7c)。次に電気伝導物質を堆積し、更にフォト・リソグ ラフィ加工に依り、第二絶縁層で有るゲート絶縁膜上に ゲート電極・線108画素電極109を形成する。この 画素電極はコンタクト・ホール612を通じて保持容量 用下部電極611と電気的に導通状態に有り、保持容量 は下部電極611と前行のゲート線613にて作られ る。最後にゲート電極をマスクとしてイオン注入を行 い、チャンネル領域101、ソース領域102、ドレイ ン領域103を形成する。注入イオンの活性化はレーザ 照射やRTAなどの光照射が有効で有る。ゲート電極・

れらの温度上昇は短時間の光照射では見られず熱劣下も 無い。又、金属材料をこれらに用いた場合、光は殆ど反 射し、やはり熱劣下は生じない。データ線や画素電極取 りだしパッド等についても同様で有る。その他実施例1 で説明した様に質量非分離型イオン注入装置にてイオン 注入し、300℃から350℃の低温で注入イオンの活 性化を行っても良い。この様にしてAM基板は完成する (図7-d)。

【0034】従来は保持容量を有するAM基板を作成す るのに6回の成膜過程に6回のフォト・リソグラフィ加 10 工工程が必要で有ったが、本発明に依り4回の成膜過程 と4回のフォト・リソグラフィに簡略化が可能となっ た。又従来は各画素に対して3個のコンタクト・ホール が存在していたのに対し、本発明ではこれを2個に削減 し得た。又、データ線及び画素電極取り出しパッドの一 部をソース・ドレイン領域の一部が被覆する為、能動層 半導体膜の膜厚を数十点迄薄く出来、高性能TFTが得 られる。尚、本実施例3では画素電極取り出しパッドと 保持容量用下部電極を分離して形成した為、画素電極は 二個のコンタクト・ホール107及び612を通じて導 通が取られているが、画素電極取り出しパッドと保持容 **量用下部電極を分離せず、つながった一つの島で形成し** た場合、コンタクト・ホールは一個で済む。この場合各 画素に対してコンタクト・ホールは一個となり、画素の 更なる微細化が可能となる。

【0035】(実施例4)図10は本発明に依るAM基 板の一例を説明した図で、図11-a~dは本発明によ るAM基板の製造工程を断面で示した図で有る。図10 -aは平面図で図10-bはA-A'に於ける断面図で 有る。

【0036】図10及び図11に示すAM基板はコプレ ナー型TFTを画素用スイッチング素子として用いてお り、各画素は保持容量を有している。本発明のAM基板 では第一絶縁層で有る絶縁性基板上にチャンネル領域1 03より成る能動層半導体膜とモリブデン、タングステ ン、クロム、パナジウム、ニオブ、タンタル等の高融点 金属に依るデータ線104と同金属より成る画素電極取 り出しパッド105と同金属より成る保持容量用下部電 極611が形成されている。これらを覆う様にゲート絶 縁膜106が有る。ゲート絶縁膜は第二絶縁層で有り、 この上にゲート電極・線108と保持容量用上電極を兼 ねる前行のゲート線613が設けられている。更にこれ らの上には第三絶縁層で有る層間絶縁膜110が有る。 層間絶縁膜上には画素電極109が設けられている。層 間絶縁膜及びゲート絶縁膜にはコンタクト・ホール10 7及び612が開孔されており、これらを通じて画素電 極は画素電極取り出しパッド及び保持容量用下部電極と 電気的に導通が取られている。画素電極取り出しパッド が有ると能動層半導体膜は数十A迄薄くし得る。逆に能

16

省き、ドレイン領域103に直接コンタクト・ホールを 開孔し画素電極との導通を取っても良い。又、本実施例 4では画素電極取り出しパッドと保持容量用下部電極を 分離して作成した為、画素電極は2個のコンタクト・ホ ールを通じて画素電極取り出しパッドと保持容量用下部 電極との導通が取られているが、画素電極取り出しパッ ドと保持容量用下部電極が分離されず一つの島で形成さ れるとコンタクト・ホールは一個に削減される。本実施 例4ではデータ線が第一絶縁層上に形成され、ゲート線 が第二絶縁層上に、更に画素電極が第三絶縁層上にとそ れぞれ別層に形成されている為、画素電極を従来よりも 大きく出来る。図8に示す様に従来はデータ線と画素電 極が同層上に有った為、画素電極とデータ線の間には必 ず分離領域が必要で有った。しかるに本発明ではデータ 線、ゲート線、画素電極がそれぞれ別層上に形成されて いる為、分離はゲート絶縁膜や層間絶縁膜でなされ、平 面上の分離領域は不要となる。これに依り画素電極は従 来よりも拡大される。しかも本実施例4では画素電極の 縁辺部はゲート線やデータ線と重なっている。ゲート線 やデータ線を金属などの遮光性物質にて作成するとこれ らの両線はブラック・ストライプと化す。即ち、本実施 例4のAM基板を用いると対向基板側に太いプラック・ ストライプを形成する必要がなくなり、又AM基板と対 向基板の合わせも容易になり、出来上がった液晶表示装 置の実質開口率が著しく大きくなるので有る。

【0037】次に本発明によるAM基板の製造方法を図 11を用いて説明する。まずガラス基板などの絶縁性基 板上に金属膜等の電気伝導性物質を堆積する。これには 前述した高融点金属の他、半導体膜形成工程温度に対し 30 て安定な電気伝導物質ならば金属化合物や非金属も有効 で有る。次にフォト・リソグラフィ工程によりこの電気 伝導物質を加工してデータ線104、画素電極取り出し パッド105、保持容量用下部電極611を形成する (図11-a)。続いて実施例3にて詳述した方法で半 導体膜を堆積して、フォト・リソグラフィエ程で加工す る (図11-b)。その後ゲート絶縁膜106をPEC VD法、ECR-PECVD法、APCVD法、有機シ リコン化合物とオゾンを用いたCVD法等で350℃程 度以下の基板温度にて堆積する。続いてゲート絶縁膜上 に蒸着法、スパッター法などで電気伝導性物質を堆積し フォト・リソグラフィ工程によりゲート電極・線10 8、613を形成する。電気伝導性物質を堆積する場合 もデータ線などの下層金属及び半導体膜やゲート絶縁膜 の熱変化を防ぐ為に基板温度は350℃程度以下が好ま しい。次に質量非分離型イオン注入装置に依りドナー又 はアクセプターとなる不純物をゲート電極をマスクとし て打ち込み、チャンネル領域101、ソース領域10 2及びドレイン領域103を形成する(図11-c)。 質量非分離型イオン注入装置に依り、不純物元素の水素 動層半導体膜が十分厚ければ画素電極取り出しパッドを 50 化物をイオン注入すると、350℃程度以下の低温熱処

理にて不純物イオンを活性化出来る。又通常の質量分離 型イオン注入装置にて不純物イオンを注入した後、レー ザー照射に依って注入イオンを活性化しても良い。次に 層間絶縁膜110を各種CVD法やPVD法で基板温度 を350℃程度以下で堆積する。ソース・ドレイン領域 形式のイオン注入を質量非分離型イオン注入装置にて行 う場合、層間絶縁膜堆積後300℃から350℃程度の 温度で30分から2時間程度の熱処理を施すと、注入イ オンは活性化され、同時に層間絶縁膜とゲート絶縁膜の 膜質が違う場合、それらが近づいたり、或いは同一にな 10 り、次工程のコンタクト・ホールが容易に形成される。 ゲート絶縁膜堆積以後で350℃以上の熱工程が有った 場合、水素プラズマ照射等の水素化処理がここで施され ても良い。続いてフォト・リソグラフィ工程にてコンタ クト・ホール107及び612を形成した後、画素電極 材料をスパッター法等で堆積し、更にフォト・リソグラ フィエ程でパターニング加工を施しAM基板は完成する (図11-d)。この様に本発明に依ると、6回の成膜 過程に5回のフォト・リソグラフィ加工工程で保持容量 を有するAM基板が作成される。従来は図9に示す様に 6回のフォト・リソグラフィ加工工程が必要で有ったか ら、前述の構造上の利点に加えて、製造工程もより簡略 化されている。

【0038】 (実施例5) 図12は本発明に依るAM基 板の一例を説明した図で、図13-a~eは本発明に依 るAM基板の製造工程を断面で示した図で有る。図12 aは平面図で図12-bはA-A'に於ける断面図 で、図12-cはB-B'に於ける断面図で有る。

【0039】図12及び図13に示すAM基板はコプレ ナー型TFTを画素用スイッチング素子として用いてお 30 り、各画素は保持容量を有し、データ線・ゲート線・画 素電極はそれぞれ別層上に形成されている。これは本実 施例5が図10、図11に示す実施例4に対比して記述 されている事を意味しているに過ぎず、本発明はこれに 限定される物では無い。即ち図1、図2に画き実施例1 にて記述されたAM基板や、図5を用いて実施例2に記 述されたAM基板、及び図6、図7を用いて実施例3に 記述されたAM基板に対しても本発明は適応され得る。

【0040】本発明のAM基板では絶縁層上にチャンネ ル領域101、ソース領域102、ドレイン領域103 より成る能動層半導体膜とモリプデン・タングステン・ クロム・パナジウム・ニオブ・タンタル等の高融点金属 によるデータ線104と同金属より成る画素電極取り出 しパッド105と同金属より成る保持容量用下部電極6 11が形成されている。これらの金属表面で半導体膜に て被覆されて居らず、且つコンタクト・ホールも開孔さ れていない部分は総て同金属の酸化物に依って被覆され ている。金属酸化物1201の膜厚は数十人程度以下が 好ましい。能動層半導体膜が十分厚い場合は画素電極取

18

・ホールを開孔しても構わない。又保持容量が不要な時 は当然保持容量用下部電極も作る必要は無い。これらを 覆う様にゲート絶縁膜106が有り、この上にゲート電 極・線108と保持容量用上電極を兼ねる前行のゲート 線613が設けられている。図12-cに示す様にゲー ト線とデータ線の交差部の断面はデータ線の表面がデー 夕線を構成する金属の酸化物にて完全に被覆されてお り、その上にゲート絶縁膜が設けられている。保持容量 用下部電極も同様に表面は金属酸化物で完全に被覆され ている。ゲート線はゲート絶縁膜上に有るから、ゲート 線とデータ線の間、或いはゲート線と保持容量用下部電 極の間には二種類の異なった絶縁膜が挟まれている。ゲ ート電極・線やゲート絶縁膜上には層間絶縁膜110が 有り、更にその上に画素電極109が設けられている。 層間絶縁膜を省略し、ゲート絶縁膜上に画素電極を設け ても良い。又、ゲート電極・線を遮光性物質で築き、画 素電極を透明物質でそれぞれ別層上或いは同層上に形成 しても良いし、ゲート電極・線も画素電極も共に透明物 質で同層上或いは別層上に形成しても良い。層間絶縁膜 20 及びゲート絶縁膜にはコンタクト・ホール107及び6 12が開孔されており、これらを通じて画素電極は画素 電極取り出しパッド及び保持容量用下部電極と電気的に 導通が取られている。画素電極取り出しパッドと保持容 量用下部質極が一つの島で形成されている場合や、或い は保持容量用下部電極が無い場合、コンタクト・ホール は各画素に対して一個となる。本実施例5ではデータ 線、ゲート線、画素電極がそれぞれ別層に形成されてい る為、画素電極を従来よりも大きく出来、図12 (a) ではその緑辺部がゲート線とデータ線と完全に重なって いる。ゲート線を金属等の遮光性物質で築けば、対向基 板上の太いプラック・ストライプを省く事が出来、実質 的な開口率は更に向上する。図3や図4に示した従来技 術のAM基板でゲート線とデータ線に依りプラック・ス トライプを代用させるにはデータ線と画素電極を別層に 形成せねばならぬが故、必然的に層間絶縁膜306ない しは408の上にもう一層別の層間絶縁膜を堆積し、そ の上に画素電極を形成せねばならない。この場合、基板 上にはゲート絶縁膜(この上にゲート電極が有る。)、 一番目の層間絶縁膜(この上にデータ線が有る。)二番 40 目の層間絶縁膜(この上に画素電極が有る。)と少なく とも三層の絶縁膜が出来る。これらをSiOz膜に依り 作成する場合、三層の総膜厚が厚くなると、これらの絶 縁膜にひび割れが生じAM基板として使用出来なくな る。この為絶縁膜の総膜厚は1.5 μm程度以下にする 必要が有る。今ゲート絶縁膜の膜厚が1000Åから2 000 A程度とすると二つの層間絶縁膜の膜厚はそれぞ れ7000人程度となり、画素電極とデータ線は700 0ÅのSiO₂膜を介して重なる事となる。所で画素用 薄膜トランジスタがオフ状態で、オン状態時に記憶した り出しパッドを省き、ドレイン領域上に直接コンタクト 50 データを保持している期間もデータ線には様々な情報が 伝わり、電位が変動している。画素電極とデータ線の重 なりが大きくそれらの間の膜厚が薄いと、画素電極とデ ータ線の間に生ずる容量の値が大きくなり、その結果オ フ状態で一定を保つべき画素電極電位がデータ線に伝わ る情報の影響を受けて変動してしまい、液晶画面にクロ ストークを発生させる等の画質劣下をもたらす。従って 画素電極とデータ線の重なりは小さい方が、又画素電極 とデータ線を隔てる層間絶縁膜は厚い方が好ましい。こ の要請は画素電極が小さくなるに従い、或いは保持容量 が小さくなるに従い強くなる。前述の如く従来のAM基 10 板では画素電極とデータ線を隔てる層間絶縁膜の膜厚は 最大でも7000A程度で有る。これに対して図5、図 10に示す本発明のAM基板ではデータ線が絶縁基板上 に有り、画素電極とデータ線を隔てる絶縁膜(即ちゲー ト絶縁膜と層間絶縁膜)の膜厚を1.5μm程度に厚く 出来る。それ故、従来のAM基板と比べて画素ピッチが 同じで、画素電板とデータ線との重なり面積が同一なら ば、本発明のAM基板の方が絶縁膜の膜厚が厚い分だけ より良質な画像が得られるので有る。或いは画質を同じ にするのならば、本発明のAM基板の方が画素面積に対 する重なり面積の割合を大きくする事が出来、微細画素 を有する高精細AM基板を作成出来るので有る。一方図 12に示し本実施例5に述べる本発明のAM基板ではデ 一夕線の表面は金属酸化膜にて被覆されており、その上 にゲート絶縁膜と層間絶縁膜が乗るから、画素電極とデ ータ線のカップリングは図5、図10に示すAM基板に 比べても更に小さくなるとの利点を有する。加えて図1 2-cが示す様にデータ線の表面は金属酸化物という絶 縁膜で被覆されており、この上に金属酸化膜とは異なる 絶縁膜でゲート絶縁膜が形成され、更にその上にゲート 線が設けられているからゲート線とソース線の絶縁破壊 や漏洩電流が減少するとの利点を有する。絶縁膜の膜中 を流れる電流の種類或いは原因は一般に絶縁膜種に従っ て異なる。この為膜厚が同程度で有れば一種類の厚い絶 縁膜よりも、多少薄くとも二種類の異なった絶縁膜の方 が絶縁破壊や漏洩電流に対して強いので有る。この原理 に基付き図12、図13に示す本発明のAM基板ではデ ータ線とゲート線の交差部に発生する短絡等の不良率を 著しく低減するので有る。

【0041】次に本発明に依るAM基板の製造方法を図 13を用いて説明する。まずガラス基板などの絶縁性基 板上に金属膜等の電気伝導性物質を堆積する。これには 前述した高融点金属の他、半導体膜形成工程に対して安 定な金属ならばいずれも有効で有る。次にフォト・リソ グラフィエ程に依りこの電気伝導物質を加工してデータ 線104、画素電極取り出しパッド105、保持容量用 下部電極611を形成する(図13-a)。続いて実施 例3にて詳述した方法で半導体膜を形成してフォト・リ ソグラフィ工程で加工する(図13-b)。次に600 **℃以下の酸化性雰囲気下にてデータ線等の金属膜の表面 50 の金属膜表面の酸化を600℃程度以下の酸化性雰囲気**

20

を酸化させる (図13-c)。600℃以下の低温では シリコン膜の酸化は殆ど進まないから雰囲気と温度を適 当に調整すると所望の膜厚を有する金属酸化物1201 が得られ、同時に極薄膜の半導体膜を能動層に用いる事 が可能となる。例えば同金属にタンタルを用いると酸素 一気圧で300℃程度の温度から数十Å以上の酸化膜を 作成出来るが、この条件ではシリコンの酸化は全く進ま ないが故、半導体膜の膜減りは生じない。よしんば半導 体膜の酸化が多少進んでも、それらはゲート絶縁膜の一 部と化すに過ぎぬから何の問題も生じない。ここでは半 導体膜を実施例3に詳述した方法で形成したが、その他 も可能で有る。例えば非晶質半導体膜を堆積・パターニ ング後 (図13-b)、酸素や笑気ガス (N2O) やニ 酸化炭素 (CO₂)、水 (H₂O) を数ppmから1%程 度含む弱酸化性雰囲気下で600℃程度以下の温度環境 下にて数時間から24時間程度の熱処理を施す。これに 依り非晶質膜は結晶化し、しかも同時に金属酸化膜12 01が形成される(図13-c)。弱酸化性雰囲気下で 熱処理を施すと非晶質の結晶化に際して生ずる結晶内欠 20 陥を酸素が補充して、しきい値電圧が低く高移動度の半 導体膜が得られるとの利点が有る。熱処理時の酸化物気 体の種類や濃度は、データ線等に用いる金属の材質と求 める金属酸化物の膜厚に依って適宜決定される。その後 は実施例4に詳述したのと同じ手法でゲート絶縁膜10 6、ゲート電極・線108及び613を形成し、更にイ オン注入法にてチャンネル領域101、ソース領域10 2、ドレイン領域103を作成する(図13-d)。続 いて層間絶縁膜110を実施例4にて詳述した方法等で 堆積し、フォト・リソグラフィ工程に依りコンタクト・ ホール107及び612を形成する。このコンタクト・ ホールは層間絶縁膜とゲート絶縁膜、及び金属酸化物と いう少なくとも二種類の絶縁膜に開けねばならぬから、 一般には連続した2回の開孔作業を施さねばならない。 例えば画素電極取り出しパッド等を構成する金属にタン タルを用い、金属酸化物はタンタル酸化物で、ゲート絶 緑膜と層間絶縁膜に酸化シリコン膜を用いた場合、第一 回目の開孔作業で酸化シリコン膜にコンタクト・ホール を作り、引き続いてタンタル酸化物に対する開孔作業を 施す。しかし反応性イオン・エッチング(RIE)や化 学ドライエッチング (CDE) 等を利用すれば、二種類 の絶縁膜に一回の開孔作業でコンタクト・ホールを形成 する事も可能で有る。こうしてコンタクト・ホールを形 成した後、画素電極材料をスパッタ法等で堆積し、更に フォト・リソグラフィ工程でパターニング加工を施しA M基板は完成する(図13-e)。この様に本発明に依 ると実施例4に詳述したのと同じ6回の成膜過程と5回 のフォト・リソグラフィ加工工程で前述の構造上の利点 が得られるので有る。

【0042】ここまで本実施例5ではデータ線104等

下で行ってきたが、最初に総てのデータ線を短絡して置 き、陽極酸化法で金属酸化物を形成しても良い。この場 合データ線104と離れている画素電極取り出しパッド 105や保持容量用下部電極611は酸化されず、コン タクト・ホールの開口は容易となる。陽極酸化法に依っ てデータ線上に酸化膜を形成した場合でもデータ線とゲ ート線の交差部は異なった種類の絶縁膜の二層構造にな り絶縁破壊や漏洩電流はやはり減少する。又、データ線 と画素電極が重なっている場合、これらの間のカップリ ングも減少する。更にこの方法に依ると保持容量用下部 10 製造の各工程に於ける素子断面図。 電極611の表面には金属酸化膜は形成されないから、 保持容量が増えるとの利点も有る。

[0043]

【発明の効果】以上述べて来た様に、本発明に依れば以 下に述べる様な効果が得られる。

【0044】(1) 半導体膜の薄膜化が容易で優れた スイッチング特性を有するTFTをAM基板の素子とし て利用できる。

【0045】(2) フォト・リソグラフィ工程数を減 らせる等の製造工程の簡略化が図れる。

【0046】(3) コンタクト・ホールの数を削減で き、微細な画素を有する髙精細AM基板を作製できる。

【0047】(4) データ線、ゲート電極・線、画素電 極をそれぞれ別層上に形成でき、これに依り画素電極を 大きくし得る。又データ線及びゲート電極・線を電気伝 導性遮光物質で形成し、画素電極をこちらと別層上に形 成してその縁辺部を重ねる事が可能で、これに依り対向 基板側のプラック・ストライプを省略し得、出来上がっ た液晶表示装置の開口率が大きくなる。又、対向基板と の合わせも容易となり製造効率が上がる。

【0048】(5)データ線を最下層に形成し、画素電 極を最上層に形成する為、画素電極の縁辺部をデータ線 に重ねてもクロストーク等の発生は著しく小さくなり、 髙画質が得られる。

【0049】(6) データ線表面に金属酸化膜を設け る事で、データ線とゲート線の間には二種類の異なった 絶縁膜が形成され、データ線とゲート線との短絡数が大 きく減少する。

【0050】この様に本発明に依るとアクティブマトリ ックス液晶ディスプレイの高性能化や低価額化を実現す 40 るという多大な効果を有する。

【図面の簡単な説明】

【図1】 本発明の一実施例を示すアクティブマトリッ クス基板を示す図。

【図2】 本発明の一実施例を示すアクティブマトリッ クス基板製造の各工程に於ける素子断面図。

【図3】 従来技術に依るアクティブマトリックス基板 を示す図。

【図4】 従来技術に依るアクティブマトリックス基板 を示す図。

【図5】 本発明の一実施例を示すアクティブマトリッ クス基板を示す図。

【図6】 本発明の一実施例を示すアクティブマトリッ クス基板を示す図。

【図7】 本発明の一実施例を示すアクティブマトリッ クス基板製造の各工程に於ける素子断面図。

【図8】 従来技術に依るアクティブマトリックス基板 を示す図。

【図9】 従来技術に依るアクティブマトリックス基板

【図10】 本発明の一実施例を示すアクティブマトリ ックス基板を示す図。

【図11】 本発明の一実施例を示すアクティブマトリ ックス基板製造の各工程に於ける素子断面図。

【図12】 本発明の一実施例を示すアクティブマトリ ックス基板を示す図。

【図13】 本発明の一実施例を示すアクティブマトリ ックス基板製造の各工程に於ける素子断面図。

【符号の説明】

101…チャンネル領域

102…ソース領域

103…ドレイン領域

104…データ線

105…画素電極取り出しパッド

106…ゲート絶縁膜

107…コンタクト・ホール

108…ゲート電極・線

109…画素電極

110…層間絶縁膜

30 301…チャンネル領域

302…ソース領域

303…ドレイン領域

304…ゲート絶縁膜

305…ゲート電極・線

306…層間絶縁膜

307…コンタクト・ホール

308…画素電極

309…データ線

401…チャンネル領域

402…ソース領域

403…ドレイン領域

404…ソース・パッド

405…ドレイン・パッド

406…ゲート絶縁膜

407…ゲート電極・線

408…層間絶縁膜

409…コンタクト・ホール

410…画素電極

411…データ線

50 611…保持容量用下部電極

-758-

22

612…コンタクト・ホール


613…前行のゲート線


104 102


811…保持容量用下部電極

812…コンタクト・ホール

【図1】








【図5】

103 フ 105

(b)

101



109 ~ 110 -107 104 102 101 103 105 (b)


8 1 3…前行のゲート線


901…フォト・レジスト


902…不純物イオン注入

1201…金属酸化膜


【図2】








[図3]





(b)

